

2022 年同等学力申硕计算机综合试题-计算机系统结构

一、选择题（每小题 1 分，共 5 分）

1. RISC 执行程序的速度比 CISC 快的原因是（ B ）。

- A. RISC 指令系统的指令数较少
- B. RISC 的指令平均周期较少
- C. 目标程序的指令条数较多
- D. 只允许 Load 和 Store 指令访存

解析：

- 选项 A：RISC 指令系统的指令数较少，但这不是 RISC 执行程序速度比 CISC 快的主要原因。指令数量多少与执行速度没有直接的必然联系，关键在于指令的执行效率，故 A 错误。
- 选项 B：RISC 的设计理念是使指令简单且在一个机器周期内完成，其指令平均周期较少，能够更快速地执行指令序列，从而提高程序的执行速度，这是 RISC 执行程序速度快的重要原因，故 B 正确。
- 选项 C：目标程序的指令条数较多并不能说明 RISC 执行程序速度就快。实际上，RISC 通过精简指令集，使指令执行效率提高，虽然可能指令条数会有所增加，但整体执行速度依然更快，不过这不是速度快的根本原因，故 C 错误。
- 选项 D：只允许 Load 和 Store 指令访存是 RISC 的一个特点，它有助于简化处理器的设计和提高指令执行效率，但单独这一点不是 RISC 执行程序速度比 CISC 快的关键因素，故 D 错误。

2. 多处理机实现的并行主要是（ B ）。

- A. 指令级并行
- B. 任务级并行
- C. 操作级并行
- D. 操作步骤的并行

解析：

- 选项 A：指令级并行主要是通过单个处理器内部采用流水线技术等方式，让多条指令在同一时间内处于不同的执行阶段，以提高指令的执行效率，它主要针对的是单处理机，不是多处理机实现并行的主要方式，故 A 错误。
- 选项 B：多处理机系统中，多个处理机可以同时处理不同的任务，通过将不同的任务分配到不同的处理机上并行执行，来提高整个系统的性能，实现任务级并行，这是多处理机实现并行的主要方式，故 B 正确。
- 选项 C：操作级并行通常是指在处理器内部对具体的操作进行并行处理，如在运算器中对多个数据同时进行运算等，这也是在单处理机内部实现并行的

一种方式，不是多处理机实现并行的主要特点，故 C 错误。

- 选项 D：操作步骤的并行类似于指令级并行或操作级并行，是在更细粒度上对操作步骤进行并行处理，主要侧重于单处理机内部的优化，而不是多处理机实现并行的主要方面，故 D 错误。

3. 采用相对寻址方式的转移指令占两个字节，第一个字节是操作码，第二个字节是相对位移量（用补码表示）。每次 CPU 从存储器取出一个字节，并自动完成 $(PC) + 1 \rightarrow PC$ 。若执行到该转移指令时 PC 的内容为 2005H，要求转移到 200BH 地址，则该转移指令中第二个字节的内容应该为（ A ）。

- A. 04H
- B. 05H
- C. 06H
- D. F6H

解析：

- 首先明确相对寻址的计算方式：转移后的地址 = 当前 PC 值 + 相对位移量（考虑取指过程对 PC 的影响）。
- 因为转移指令占两个字节，每取一个字节 PC 加 1，当取完该转移指令的两个字节后，PC 的值变为 $2005H + 2 = 2007H$ （这是取完指令后 PC 的当前值）。
- 设相对位移量为 x（用补码表示），已知要转移到 200BH 地址，根据相对寻址公式可得： $2007H + x = 200BH$ ，则 $x = 200BH - 2007H = 04H$ ，04H 的补码还是 04H。所以该转移指令中第二个字节的内容应该为 04H，答案选 A。

4. 一个存储器地址为 14 位，每个存储单元长度为 8 位，若有 $1K \times 4$ 位的 SRAM 芯片来组成该存储器，则需要的芯片数量是（ B ），片选译码的地址码位数是（ B ）。

- A. 16 、 4
- B. 32 、 4
- C. 16 、 8
- D. 32 、 8

解析：

- 芯片数量计算：

字数扩展（地址空间）= $16K/1K = 16$

位数扩展 = $8/4 = 2$

总芯片数 = $16 \times 2 = 32$

- 片选译码位数：

$\log_2 16 = 4$ 位用于片选，剩余 10 位用于片内寻址。

最终答案：B. 32、4

5. 下列 4 种消息寻径方式中, 不属于包交换的消息寻径方式是 (D)。

- A. 存储转发寻径
- B. 虚拟直通寻径
- C. 虫蚀寻径
- D. 线路交换寻径

解析:

- A 选项: 存储转发寻径是包交换的一种常见方式, 在这种方式中, 数据包在节点处先被存储, 然后再根据路由信息转发到下一个节点。
- B 选项: 虚拟直通寻径也是包交换中的一种寻径方式, 它试图在数据包的头部到达目的节点之前, 就开始将数据包的后继部分转发到目的节点, 以减少延迟。
- C 选项: 虫蚀寻径同样是包交换的寻径方式, 它将数据包分成更小的片 (如头部片和数据片), 以流水线的方式在网络中传输, 提高了网络资源的利用率。
- D 选项: 线路交换寻径在通信开始前先建立一条专用的物理线路, 然后在通信过程中独占该线路, 数据沿着这条固定的线路进行传输, 不属于包交换的消息寻径方式。包交换是将数据分成多个数据包进行传输, 每个数据包可以独立地选择路由, 与线路交换有本质区别。所以答案是 D。

二、填空题 (每空 1 分, 共 10 分)

1. 在中断输入输出方式中, 由 CPU 执行 中断服务 程序来完成输入输出工作; 在直接存储器访问 (DMA) 方式中, 由 DMA 控制器 来完成输入输出工作; 在通道输入输出方式中, 由 通道 执行 通道程序 来完成输入输出工作。
2. 向量流水处理机和并行处理机都可以执行向量指令, 前者提高并行性的途径是 时间并行性 (流水线技术), 后者提高并行性的途径是 空间并行性 (多处理单元并行工作)。
3. 系统总线按传输信息分为三类, 即 数据总线、地址总线 和 控制总线。

三、计算题 (每题 5 分, 共 15 分)

1. 某计算机采用 5 段流水线, 各段执行时间分别为:
段 1: 1 单位时间
段 2: 2 单位时间
段 3: 1 单位时间
段 4: 3 单位时间

段 5: 1 单位时间

假设连续输入 10 条指令，且流水线无冲突和停顿。

(1) 计算该流水线的实际吞吐率（单位时间能流出的任务数）。

(2) 计算流水线的效率（设备的实际使用时间与总时间之比）。

解：

(1) 吞吐率计算：

- 流水线总延迟时间 = 各段时间之和 = $1 + 2 + 1 + 3 + 1 = 8$ 单位时间。
- 第一条指令的完成时间为 8 单位时间，后续每条指令需 1 单位时间（由最长段决定）。
- 输入 10 条指令时，总时间为：
总时间 = $8 + (10 - 1) \times 1 = 17$ 单位时间
- 吞吐率 = $10 \text{ 条指令} / 17 \text{ 单位时间} \approx 0.588 \text{ 条/单位时间}$ 。

(2) 效率计算：

- 设备总使用时间 = 各段时间 $\times$ 指令数 = $(1+2+1+3+1) \times 10 = 8 \times 10 = 80$ 单位时间。
- 总时间 = 17 单位时间。
- 效率 = $80 / (5 \text{ 段} \times 17) = 80 / 85 \approx 0.941$ （或 94.1%）。

2. 某计算机存储系统由 Cache 和主存组成：

主存：容量为 100MB，访问时间为 200ns，每 MB 价格为 1 元。

Cache：容量为 4MB，访问时间为 10ns，每 MB 价格为 50 元。

在某程序执行期间，访问 Cache 的次数为 1980 次，访问主存的次数为 20 次。

(1) 计算该存储系统的每 MB 平均价格。

(2) 计算 Cache 的命中率。

(3) 计算存储系统的平均访问时间（单位：ns）。

解：

(1) 平均价格计算：

- 主存总价格 = $100\text{MB} \times 1 \text{ 元/MB} = 100 \text{ 元}$ 。
- Cache 总价格 = $4\text{MB} \times 50 \text{ 元/MB} = 200 \text{ 元}$ 。
- 系统总容量 = $100\text{MB} + 4\text{MB} = 104\text{MB}$ 。
- 平均价格 = $(100 + 200) / 104 \approx 2.88 \text{ 元/MB}$ 。

(2) 命中率计算：

- 命中次数 = 1980 次，总访问次数 = $1980 + 20 = 2000$ 次。
- 命中率 = $1980 / 2000 = 0.99$ （或 99%）。

(3) 平均访问时间计算：

- Cache 命中时间 = 10ns，主存访问时间 = 200ns。
- 平均访问时间 = $0.99 \times 10 + 0.01 \times 200 = 9.9 + 2 = 11.9\text{ns}$ 。

3. 某计算机有 8 条指令 ($I_1 \sim I_8$)，其使用频度如下表所示：

指令	I_1	I_2	I_3	I_4	I_5	I_6	I_7	I_8
频度	25	20	15	10	8	7	4	1

(1) 构造哈夫曼树，并计算采用哈夫曼编码时的操作码平均码长。

(2) 若要求使用扩展操作码，且仅允许两种码长（如：高频指令用 2 位，低频指令用 4 位），给出一种最优编码方案，并计算其平均码长。

解：

(1) 哈夫曼编码平均码长：

构造哈夫曼树步骤：

- 频度排序：25, 20, 15, 10, 8, 7, 4, 1。
- 合并最小频度节点，逐步构建树。最终各节点码长如下：
- I_1 (25)：1 位
- I_2 (20)：2 位
- I_3 (15)：3 位
- I_4 (10)、 I_5 (8)、 I_6 (7)：4 位
- I_7 (4)、 I_8 (1)：5 位

则平均码长为：

$$\begin{aligned}
 &= \frac{25 \times 1 + 20 \times 2 + (10 + 8 + 7) \times 4 + (4 + 1) \times 5}{80} \\
 &= \frac{25 + 40 + 45 + 92 + 25}{80} = \frac{227}{80} \approx 2.84
 \end{aligned}$$

(2) 扩展操作码编码方案：

高频指令 (I_1, I_2) 用 2 位，其余用 4 位。

则平均码长为：

$$\begin{aligned}
 &= \frac{25 \times 2 + 20 \times 2 + (15 + 10 + 8 + 7 + 4 + 1) \times 4}{80} \\
 &= \frac{90 + 172}{80} = \frac{262}{80} \approx 3.28
 \end{aligned}$$